Publications

国際会議(査読付き)

  • 2023

    Wang LIAO, Yasunari Suzuki, Teruo Tanimoto, Yosuke Ueno, and Yuuki Tokunaga, “WIT-Greedy: Hardware System Design of Weighted ITerative Greedy Decoder for Surface Code,” 28th Asia and South Pacific Design Automation Conference (ASP-DAC), pp.209-215, Jan. 2023.

  • 2022

    Takumi Inaba, Takatsugu Ono, Koji Inoue, and Satoshi Kawakami, “A Hybrid Opto-Electrical Floating-point Multiplier,” The 15th IEEE International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC), pp.313-320, Dec. 2022.

    Yuan Wang, Hidetomo Shibamura, Kuan Yi Ng, and Koji Inoue, “Implementation of Edge-cloud Cooperative CNN Inference on an IoT Platform,” The 15th IEEE International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC), pp.337-344, Dec. 2022.

    Eito Sato, Koji Inoue, and Satoshi Kawakami, “Design and Analysis of a Nano-photonic Processing Unit for Low-Latency Recurrent Neural Network Applications,” The 15th IEEE International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC), pp.321-329, Dec. 2022.

    Ikki Nagaoka, Ryota Kashima, Tomoki Nakao, Masamitsu Tanaka, Taro Yamashita, Koji Inoue, and Akira Fujimaki, “A 57.2GHz 11.2mW 8-Bit General Purpose Superconductor Microprocessor with Dual-Clocking Scheme,” IEEE Asian Solid-State Circuits Conference (A-SSCC), Nov. 2022.

    Yasunari Suzuki, Takanori Sugiyama, Tomochika Arai, Wang Liao, Koji Inoue, and Teruo Tanimoto, “Q3DE: A fault-tolerant quantum computer architecture for multi-bit burst errors by cosmic rays,” the 55th IEEE/ACM International Symposium on Microarchitecture (MICRO), pp.1110-1125, Oct. 2022.

    Satoshi Matsushita, Teruo Tanimoto, Satoshi Kawakami, Takatsugu Ono, and Koji Inoue, “An Edge Autonomous Lamp Control with Camera Feedback,” IEEE 8th World Forum on Internet of Things, Oct. 2022.

    Tomohiro Fujii and Masao Hirokawa, “On Performance of Concealing-Restoring System for Analog Signals on Physical Layer,” International Conference on Electrical, Computer and Energy Technologies (ICECET), July 2022.

    Ilkwon Byun, Junpyo Kim, Dongmoon Min, Ikki Nagaoka, Kosuke Fukumitsu, Iori Ishikawa, Teruo Tanimoto, Masamitsu Tanaka, Koji Inoue, and Jangwoo Kim, “XQsim: Modeling Cross-Technology Control Processors for 10+K Qubit Quantum Computers,” ACM/IEEE International Symposium on Computer Architecture (ISCA), pp. 366-382, June 2022.

    Iori Ishikawa, Ikki Nagaoka, Ryota Kashima, Koki Ishida, Kosuke Fukumitsu, Keitaro Oka, Masamitsu Tanaka, Satoshi Kawakami, Teruo Tanimoto, Takatsugu Ono, Akira Fujimaki, and Koji Inoue, “Design of Variable Bit-Width Arithmetic Unit Using Single Flux Quantum Device,” International Symposium on Circuits & Systems (ISCAS), pp.1-5, May 2022.

  • 2021

    Masao Hirokawa, “On Accuracy of Restoration of Concealing-Restoring System for Physical Layer,” International Conference on Electrical, Computer and Energy Technologies (ICECET), Dec. 2021.

  • 2020

    Koki Ishida, Ilkwon Byun, Ikki Nagaoka, Kousuke Fukumitsu, Masamitsu Tanaka, Satoshi Kawakami, Teruo Tanimoto, Takatsugu Ono, Jangwoo Kim, and Koji Inoue, “SuperNPU: An Extremely Fast Neural Processing Unit Using Superconducting Logic Devices,“ 2020 53rd Annual IEEE/ACM International Symposium on Microarchitecture (MICRO), pp.58–72, Oct. 2020.

    Tomohiro Fujii, Masao Hirokawa, “A Data Concealing Technique with Random Noise Disturbance and A Restoring Technique for the ConcealedData by Stochastic Process Estimation,” The International Symposium on Mathematics, Quantum Theory, and Cryptography, Mathematics for Industry, Vol.33, pp.103-124, Oct. 2020.

    Teruo Tanimoto, Shuhei Matsuo, Satoshi Kawakami, Yutaka Tabuchi, Masao Hirokawa, and Koji Inoue, “How many trials do we need for reliable NISQ computing?,” In The First International Workshop on Quantum Computing: Circuits Systems Automation and Applications (QC-CSAA) in conjunction with the ISVLSI, July 2020.

    Teruo Tanimoto, Shuhei Matsuo, Satoshi Kawakami, Yutaka Tabuchi, Masao Hirokawa, and Koji Inoue, “Practical error modeling toward realistic NISQ simulation,” In The First International Workshop on Quantum Computing: Circuits Systems Automation and Applications (QC-CSAA) in conjunction with the ISVLSI, July 2020.

    Koki Ishida, Masamitsu Tanaka, Ikki Nagaoka, Takatsugu Ono, Satoshi Kawakami, Teruo Tanimoto, Akira Fujimaki, Koji Inoue, “32 GHz 6.5 mW Gate-Level-Pipelined 4-bit Processor using Superconductor Single-Flux-Quantum Logic,” 2020 Symposia on VLSI Technology and Circuits, June 2020.

    Keitaro Oka, Satoshi Kawakami, Teruo Tanimoto, Takatsugu Ono, Koji Inoue, “Enhancing a manycore-oriented compressed cache for GPGPU,” International Conference on High Performance Computing in Asia-Pacific Region (HPC Asia 2020), pp.22-31, Jan. 2020.

    Susumu Mashimo, Ryota Shioya, Koji Inoue, “Energy Efficient Runahead Execution on a Tightly Coupled Heterogeneous Core,” International Conference on High Performance Computing in Asia-Pacific Region (HPC Asia 2020), pp.207-216, Jan. 2020.

  • 2019

    Susumu Mashimo, Akifumi Fujita, Reoma Matsuo, Seiya Akaki, Akifumi Fukuda, Toru Koizumi, Junichiro Kadomoto, Hidetsugu Irie, Masahiro Goshima, Koji Inoue, Ryota Shioya, “An Open Source FPGA-Optimized Out-of-Order RISC-V Soft Processor,” IEEE International Conference on Field Programmable Technology (ICFPT), pp.63-71, Dec. 2019.

    Giorgis Georgakoudis, Nikhil Jain, Takatsugu Ono, Koji Inoue, Shinobu Miwa, Abhinav Bhatele, “Evaluating the Impact of Energy Efficient Networks on HPC Workloads,” 26th IEEE International Conference on High Performance Computing, Data, and Analytics, Dec. 2019.

    Ikki Nagaoka, Masamitsu Tanaka, Kyosuke Sano, Taro Yamashita, Koji Inoue, Akira Fujimaki, “Demonstration of a Throughput-Oriented Bit-Parallel Gate-Level Pipelined Multiplier up to 51 GHz,” IEEE International Superconductive Electronics Conference (ISEC), Sep. 2019.

    Ikki Nagaoka, Masamitsu Tanaka, Kyosuke Sano, Taro Yamashita, Koji Inoue, Akira Fujimaki, “Demonstration of an Energy-Efficient, Gate-Level-Pipelined 100 TOPS/W Arithmetic Logic Unit Based on Low-Voltage Rapid Single-Flux-Quantum Logic,” International Superconductive Electronics Conference (ISEC), July 2019.

    Sandeep Kumar, Diksha Moolchandani, Takatsugu Ono and Smruti Sarangi, “F-LaaS: A Control-Flow-Attack Immune License-as-a-Service Model,” IEEE International Conference on Services Computing, pp.80-89, July 2019.

    Ikki Nagaoka, Masamitsu Tanaka, Koji Inoue, Akira Fujimaki, “A 48GHz 5.6mW gate-level-pipelined multiplier using single-flux quantum logic,” IEEE International Solid-State Circuits Conference (ISSCC), pp.460-462, Feb. 2019.

  • 2018

    Takatsugu Ono, Zhe Chen and Koji Inoue, “Improving Lifetime in MLC Phase Change Memory using Slow Writes,” International Japan-Africa Conference on Electronics, Communication and Computations, pp.65-pp.68, Dec. 2018.

    Yusuke Inoue, Takatsugu Ono and Koji Inoue, “Situation-Based Dynamic Frame-Rate Control for On-Line Object Tracking,” International Japan-Africa Conference on Electronics, Communication and Computations, pp.129-pp.132, Dec. 2018.

    Ghadeer Almusaddar, Teruo Tanimoto, Takatsugu Ono, Smruti Sarangi, Koji Inoue, “Whitelisting Approach Using Hardware Performance Counters in IoT Microprocessors,” 4th Career Workshop for Women and Minorities in Computer Architecture, Oct. 2018.

    Masamitsu Tanaka, Yuki Hatanaka, Yuichi Matsui, Ikki Nagaoka, Koki Ishida, Kyosuke Sano, Taro Yamashita, Takatsugu Ono, Koji Inoue, Akira Fujimaki, “30-GHz Operation of Datapath for Bit-Parallel, Gate-Level-Pipelined Rapid Single-Flux-Quantum Microprocessors,” Applied Superconductivity Conference, Oct. 2018. (invited)

    Omar M. Saad, K. Inoue, Ahmed Shalaby, Lotf Samy, and Mohammed S. Sayed, “Autoencoder based Features Extraction for Automatic Classification of Earthquakes and Explosions,” In Proc. of the 17th IEEE/ACIS International Conference on Computer and Information Science, pp.445-450, June 2018.

    Ryuichi Sakamoto, Tapasya Patki, Thang Cao, Masaaki Kondo, Koji Inoue, Masatsugu Ueda, Daniel Ellsworth, Barry Rountree, Martin Schulz, “Analyzing Resource Trade-offs in Hardware-overprovisioned Supercomputers,” In Proc. of the 32nd International Parallel and Distributed Processing, May 2018.

  • 2017

    Teruo Tanimoto, Takatsugu Ono, Koji Inoue, “CPCI Stack: Metric for Accurate Bottleneck Analysis on OoO Microprocessors,” In Proc. of the International Symposium on Computing and Networking, pp.166-172, Nov. 2017.

    Mihiro Sonoyama, Takatsugu Ono, Osamu Muta, Haruichi Kanaya, Koji Inoue, “Wireless Spoofing-Attack PreventionUsing Radio-Propagation Characteristics,” In Proc. of the 15th IEEE International Conference on Dependable, Autonomic and Secure Computing, pp.502-510, Nov. 2017.

    Hiroshi Sasaki, Fang-Hsiang Su, Teruo Tanimoto, Simha Sethumadhavan, “Why Do Programs Have Heavy Tails?,” In Proc. of the IEEE International Symposium on Workload Characterization, pp.135-145, Oct. 2017.

    Masamitsu Tanaka, Ryo Sato, Yuki Hatanaka, Yuichi Matsui, Hiroyuki Akaike, Akira Fujimaki, Koki Ishida, Takatsugu Ono, Koji Inoue, “High-Throughput Bit-Parallel Arithmetic Logic Unit Using Rapid Single-Flux-Quantum Logic,” In Proc. of the International Superconductive Electronics Conference, June 2017.

    Ryuichi Sakamoto, Thang Cao, Masaaki Kondo, Koji Inoue, Masatsugu Ueda, Tapasya Patki, Daniel Ellsworth, Barry Rountree, and Martin Schulz, “Production Hardware Overprovisioning: Real-world Performance Optimization using an Extensible Power-aware Resource Management Framework”, 31st IEEE International Parallel & Distributed Processing Symposium (IPDPS). May 2017.

  • 2016

    Satoshi Imamura, Keitaro Oka, Yuichiro Yasui, Yuichi Inadomi, Katsuki Fujisawa, Toshio Endo, Koji Ueno, Keiichiro Fukazawa, Nozomi Hata, Yuta Kakibuka, Koji Inoue, Takatsugu Ono, “Evaluating the Impacts of Code-Level Performance Tunings on Power Efficiency,” In Proc. of the IEEE International Conference on Big Data (BigData), pp.362-369, Dec. 2016.

    Satoshi Imamura, Yuichiro Yasui, Koji Inoue, Takatsugu Ono, Hiroshi Sasaki, Katsuki Fujisawa, “Power-Efficient Breadth-First Search with DRAM Row Buffer Locality-Aware Address Mapping,” In Proc. of the 1st High Performance Graph Data Management and Processing workshop (HPGDMP), pp.17-24, Nov. 2016.

    Koki Ishida, Masamitsu Tanaka, Takatsugu Ono, Koji Inoue, “Single-Flux-Quantum Cache Memory Architecture,” In Proc. of the 13th International SoC Design Conference (ISOCC), pp.106-107, Oct. 2016.

    Yoshihiro Tanaka, Keitaro Oka, Takatsugu Ono, Koji Inoue, “Accuracy Analysis of Machine Learning-Based Performance Modeling for Microprocessors,” In Proc. of the 2016 Fourth International Japan-Egypt Conference on Electronics, Communications and Computers (JEC-ECC), pp.87-90, May 2016.

    Koji Inoue, Yuichi Inadomi, and Takatsugu Ono, “Challenges in Power Constrained High Performance Computing,” Organized Session for Green HPC, Annual Meeting on Advanced Computing System and Infrastructure, Jan. 2016.

  • 2015

    Yuichi Inadomi, Tapasya Patki, Koji Inoue, Mutsumi Aoyagi, Barry Rountree, Martin Schulz, David Lowenthal, Yasutaka Wada, Keiichiro Fukazawa, Masatsugu Ueda, Masaaki Kondo, Ikuo Miyoshi, “Analyzing and Mitigating the Impact of Manufacturing Variability in Power-Constrained Supercomputing,” In Proceedings of the International Conference for High Performance Computing, Networking, Storage and Analysis (SC), No.78, pp.78:1-78:12, Nov. 2015.

    Takeshi Soga, Hiroshi Sasaki, Tomoya Hirao, Masaaki Kondo, and Koji Inoue, “A flexible hardware barrier mechanism for many-core processors,” In Proceedings of the 2015 Asia and South Pacific Design Automation Conference (ASP-DAC), pp.61-68, Jan. 2015.

論文誌(査読付き)

  • 2023

    Kuan Yi Ng, Aalaa M. A. Babai, Teruo Tanimoto, Satoshi Kawakami, and Koji Inoue, “Empirical Power-Performance Analysis of Layer-wise CNN Inference on Single Board Computers,” Journal of Information Processing, July 2023.

    Ikki Nagaoka, Ryota Kashima, Masamitsu Tanaka, Satoshi Kawakami, Teruo Tanimoto, Taro Yamashita, Koji Inoue, and Akira Fujimaki, “50-GFLOPS Floating-Point Adder and Multiplier Using Gate-Level-Pipelined Single-Flux-Quantum Logic with Frequency-Increased Clock Distribution,” IEEE Transactions on Applied Superconductivity, Vol. 33, Issue 4, 10 pages, June 2023.

    Ikki Nagaoka, Ryota Kashima, Koki Ishida, Masamitsu Tanaka, Taro Yamashita, Takatsugu Ono, Koji Inoue, and Akira Fujimaki, “A High-Throughput Multiply-Accumulate Unit with Long Feedback Loop Using Low-Voltage Rapid Single-Flux Quantum Circuits,” IEEE Transactions on Applied Superconductivity, Vol. 33, Issue 3, 8 pages, Apr. 2023.

  • 2022

    Tomohiro Fujii, and Masao Hirokawa, “Concealing-Restoring System for Physical Layer Data: Based on Stochastic Filtering Theory,” Physical Communication, Vol.52, pp.101602-1-101602-21. June 2022.

  • 2021

    Emad Badry, Koji Inoue, and Mohammed Sharaf Sayed, “Fast Screen Content Coding in HEVC Using Machine Learning,” IEEE Access, Vol.9, pp.154659-154666, Nov. 2021.

    Ikki Nagaoka, Koki Ishida, Masamitsu Tanaka, Kyosuke Sano, Taro Yamashita, Takatsugu Ono, Koji Inoue, and Akira Fujimaki, “Demonstration of a 52-GHz Bit-Parallel Multiplier Using Low-Voltage Rapid Single-Flux-Quantum Logic,” IEEE Transactions on Applied Superconductivity, Vol.31, No.5, pp.1101405 (1)-(5), Aug. 2021.

    Koki Ishida, Ilkwon Byun, Ikki Nagaoka, Kousuke Fukumitsu, Masamitsu Tanaka, Satoshi Kawakami, Teruo Tanimoto, Takatsugu Ono, Jangwoo Kim, and Koji Inoue, “Superconductor Computing for Neural Networks,“ in IEEE Micro (IEEE’s Top Picks), pp.1–8, May/June 2021.

  • 2020

    Emad Badry, Koji Inoue, and Mohammed Sharaf Sayed, “Decision Tree Models and Early Splitting Termination in Screen Content Extension of High Efficiency Video Coding,” IEEE Access, Vol.8, pp.143437-143452, Aug. 2020.

    Masao Hirokawa, “Schrödinger-Cat-Like States with Dressed Photons in Renormalized Adiabatic Approximation for Generalized Quantum Rabi Hamiltonian with Quadratic Interaction,” Physics Open, Vol.5, 100039(12pages), Dec. 2020.

    坂田昂亮, 湯野剛史, 小野貴継, 川邊 武俊, “車両軌道計画問題を対象としたマルチコアプロセッサによるC/GMRES演算高速処理実装法,” 自動車技術会論文集, 2020年.

  • 2019

    川上哲志, 小野貴継, 井上弘士, 納富雅也, “ナノフォトニック・ニューラルネットワークアクセラレータ向け統合評価環境,” 電子情報通信学会論文誌A, Vol.J102-A, No.6, pp.182-193, 2019年6月.

    Kenichi Kitayama, Masaya Notomi, Makoto Naruse, Koji Inoue, Satoshi Kawakami, Atsushi Uchida, “Novel frontier of photonics for data processing – Photonic accelerator -,” APL Photonics, Vol.4, No.9, pp.090901-1-090901-24, Sep. 2019.

    Abdelhay Ali, Koji Inoue, Ahmed Shalaby, Mohammed S. Sayed, Sabah Mohamed Ahmed, “Efficient Autoencoder-Based Human Body Communication Transceiver for WBAN,” IEEE Access, Vol.7 pp.117196-117205, Aug. 2019.

    Teruo Tanimoto, Takatsugu Ono, Koji Inoue, ”Critical Path based Microarchitectural Bottleneck Analysis for Out-of-Order Execution,” IEICE, Vol.E102-A, No.6, pp.758-766, June 2019.

    Mihiro Sonoyama, Takatsugu Ono, Haruichi Kanaya, Osamu Muta, Smruti Sarangi, Koji Inoue, “Radio Propagation Characteristics-Based Spoofing Attack Prevention on Wireless Connected Devices,” Journal of Information Processing, Vol.27, pp.322-334, Jan. 2019.

  • 2018

    Yusuke Inoue, Takatsugu Ono, Koji Inoue, “Real-time Frame-Rate Control for Energy-Efficient On-Line Object Tracking,” IEICE TRANSACTIONS on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E101-A, No.12, pp.2297-2307, Dec. 2018.

    Omar M. Saad, Koji Inoue, Ahmed Shalaby, “Automatic Arrival Time Detection for Earthquakes Based on Stacked Denoising Autoencoder,” IEEE Geoscience and Remote Sensing Letters, Vol.15, Issue 11, pp.1687-1691, Nov. 2018.

    Satoshi Imamura, Yuichiro Yasui, Koji Inoue, Takatsugu Ono, Hiroshi Sasaki, Katsuki Fujisawa, “Evaluating Energy-Efficiency of DRAM Channel Interleaving Schemes for Multithreaded Programs,” IEICE Transactions on Information and Systems, Vol.E101-D, No.9, pp.2247-2257, Sep. 2018.

    Susumu Mashimo, Ryota Shioya, Koji Inoue, “VMOR: Microarchitectural Support for Operand Access in an Interpreter,” IEEE Computer Architecture Letters, Vol.17, No.2, pp.217-220, Aug. 2018.

    Tohru Ishihara, Akihiko Shinya, Koji Inoue, Kengo Nozaki, and Masaya Notomi, “An Integrated Nanophotonic Parallel Adder,” ACM Journal on Emerging Technologies in Computing Systems (JETC), Volume 14, Issue 2, Article No. 26, pp.26:1-26:20, July 2018.

    田中雅光, 佐藤諒, 石田浩貴, 畑中湧貴, 松井祐一, 小野貴継, 井上弘士, 藤巻 朗, “超伝導単一磁束量子回路による50~GHzビット並列演算マイクロプロセッサに向けた要素回路設計,” 電子情報通信学会論文誌 (招待論文)

    Satoshi Kawakami, Takatsugu Ono, Toshiyuki Ohtsuka, Koji Inoue, “Parallel Precomputation with Input Value Prediction for Model Predictive Control Systems,” IEICE Transactions on Information and Systems, Vol.E101-D, No.12, pp.2864-2877, Dec. 2018.

    Koki Ishida, Masamitsu Tanaka, Takatsugu Ono, Koji Inoue, “Towards Ultra High-Speed Cryogenic Single-Flux-Quantum Computing,” IEICE Transactions on Electronics (invited paper), Vol.E101-C, No.5,pp.359-369, May 2018.

  • 2017

    Teruo Tanimoto, Takatsugu Ono, Koji Inoue, “Dependence Graph Model for Accurate Critical PathAnalysis on Out-of-Order Processors,” Journal of Information Processing, Vol.25, pp.983-992, Dec. 2017.

    田中 雅光, 藤巻 朗, 井上 弘士, “単一磁束量子回路に基づくマイクロプロセッサの動向と展望,” 低温工学 vol. 52, no. 5, pp.323-331, 2017.

    Teruo Tanimoto, Takatsugu Ono, Koji Inoue, Hiroshi Sasaki, “Enhanced Dependence Graph Model for Critical Path Analysis on Modern Out-of-Order Processors,” IEEE Computer Architecture Letters, vol. PP, no. 99, pp.1-1, Mar. 2017.

    石田 浩貴, 田中 雅光, 小野 貴継, 井上 弘士, “単一磁束量子回路向けマイクロプロセッサのアーキテクチャ探索,” 情報処理学会論文誌, Vol. 58, No. 3, pp.629-634, 2017.

  • 2015

    稲富 雄一, 井上 弘士, “並列分子科学計算プログラムの電力制約下における性能最適化,” Journal of Computer Chemistry, Japan, vol. 14, no. 6, pp.201-202, 2015.

    Takayoshi Ishimoto, Yuichi Inadomi, Hiroaki Honda, Michihisa Koyama, “Parallel Performance Analysis for Electronic Structure Calculation of Metal Nanoparticles,” Journal of Computer Chemistry, Japan, vol. 14, no. 3, pp.52-53, 2015.

招待講演

  • 2023

    Koji Inoue, “Next Generation Cryogenic Superconductor Computing ~From Classical to Quantum~,” IEEE Symposium on Low-Power and High-Speed Chips and Systems (COOL Chips), Apr. 2023.

    Koji Inoue, “Ultra-High-Speed, Low-Power Superconductor Computing with Architectural Optimization,” The 11th East Asia Symposium on Superconductor Electronics (EASSE), Mar. 2023.

    Masamitsu Tanaka, Ikki Nagaoka, Satoshi Kawakami, Teruo Tanimoto, Takatsugu Ono, Koji Inoue, and Akira Fujimaki, “Demonstration of a superconductor 8-bit microprocessor based on high-throughput single-flux-quantum logic circuits,” The 11th East Asia Symposium on Superconductor Electronics (EASSE), Mar. 2023.

    Teruo Tanimoto, “Research Activities toward Larger-Scale Cryogenic Quantum Computer Systems,” 28th Asia and South Pacific Design Automation Conference (ASP-DAC): Designers’ Forum, Jan. 2023.

    廣川真男, “SUSY breaking and a radiative mass enhancement in quantum Rabi model with A^2-term,” マス・フォア・イノベーション卓越大学院プログラムイベント Rabi model and Spin-Boson Model, 2023年1月.

  • 2022

    井上弘士, “My-IoTプラットフォームと今後の展開,” Node-RED UG Enterprise「企業でのNode-RED事例紹介 第4回」, 2022年7月.

    廣川真男, “開発の視点から見た量子コンピューティング, センシング, シミュレーション,” 九州大学IMI一般研究・研究集会(I)時間・量子測定・準古典近似の理論と実験〜古典論と量子論の境界〜, 2022年7月.

    Koji Inoue, “The Road to Superconductor Computing with SFQ Devices,” Workshop on Superconducting Digital Computing Architecture Research (SGAR) in conjunction with ISCA 2022, June 2022.

    Koji Inoue, “Exploring Next Generation Computing Platform: from Edge to Cloud,” 20th International Forum on Multicore and Multiprocessor SoCs (MPSoC), June 2022.

    井上弘士, “IoTの本質とは? 〜IoTがヒトとヒトを繋ぎ、そして新しいコトが生まれる!〜 My-IoTコンソーシアムの活動を通して,” DX with Cybersecurity 推進セミナー(九州 IoT コミュニティ活動報告会), 2022年6月.

    井上弘士, 田中雅光, “次世代コンピューティング =デバイスサイエンス×コンピューサイエンス 〜超伝導コンピューティングの場合〜,” サタデーモーニングプラズマ講座, 2022年5月.

    廣川真男, “コンピューティング・システムとしての量子コンピュータへ向けて,” 大阪大学量子情報・量子生命研究センターオンライン研究会:量子多体計算のフロンティア, 2022年3月.

    Koji Inoue, “Towards Extremely High-Speed, Low-Power Cryogenic Superconductor Computing,” Center for Research into Novel Computing Hierarchies (CRNCH) Summit, Feb. 2022.

    Koji Inoue, “My-IoT: Edge-Centric IoT Platform for Cross-Industry Collaboration,” The 5th International Conference on Software Engineering and Information Management (ICSIM), Jan. 2022 .

  • 2021

    Koji Inoue, “Ultra-Fast, Low-Power Neural Network Computing with Superconductor Devices,” JSPS-NTU Joint Seminar on Brain-Inspired Computing: Physics, Architectures, Materials, and Applications, Dec. 2021.

    川上哲志, “コンピュータアーキテクチャの視点からみる光デバイス活用の課題と可能性,” 電子情報技術産業協会非ノイマン型情報処理へ向けたデバイス技術分科会, 2021年12月.

    井上弘士, “コンピュータ・アーキテクチャ最前線 〜次世代の情報社会を支えるのは君だ!〜,” 電気三学会(電子情報通信学会, 電気学会, 映像情報メディア学会)関西支部「学生のための講演会」, 2021年12月.

    Masao Hirokawa, “Can We Make the Noise Filtering Theory for NISQ Computer?,” 3rd Workshop on Quantum and Classical Cryogenic Devices, Circuits, and Systems, Nov. 2021.

    廣川真男, “計算機を開発する視点から見た量子コンピュータ,” 2021年理研シンポジウム計算で物事を理解する予測する~ 産業界の実問題に立ち向かうサイエンス ~, 2021年11月.

    Satoshi Kawakami, “Towards noise-driven computing,” The Superconducting SFQ VLSI Workshop (SSV), pp.6, Nov. 2021.

    Koji Inoue, “Microarchitecture Research ~ the View from Japan ~,” MICRO 2021 Panel: Microarchitecture Research: The View from the Globe, Oct. 2021 (YouTube: https://www.youtube.com/watch?v=Re4s6WZck-Q).

    谷本輝夫, “量子コンピュータ・アーキテクチャ,” 応用物理学会量子情報工学研究会, 量子情報工学の最前線, 2021年10月.

    Koji Inoue, “Towards 100 GHz Ultra-High-Speed Superconductor Computing,” 2021 International Conference on Solid State Devices and Materials (SSDM), Sep. 2021.

    川上哲志, “集積ナノフォトニクスを活用した光電融合コンピューティングアーキテクチャ,” 電子情報通信学会システムナノ技術研究会, 2021年6月.

    Koji Inoue and Satoshi Kawakami, “Towards Ultra-Efficient Nanophotonic AI Acceleration: from a computer architecture perspective,” Optical Fiber Communication Conference (OFC), Tu1H.1, June 2021.

    井上弘士, 川上哲志, “光デバイス × アーキテクチャ:次世代光コンピューティングの開拓,” 電子情報通信学会フォトニックネットワーク研究会, 2021年3月.

    Koji Inoue, “Challenges in Ultra-High-Performance Low-Power Computing towards the Post Moore Era ~A Computer Architecture Perspective~,” Asia and South Pacific Design Automation Conference (ASP-DAC), Designers Forum, Feb. 2021.

    井上弘士, “近未来の コンピューティング像を探る!,” IMPULSEコンソーシアム2020年度第4回セミナー, 2021年1月.

    川上哲志, “ナノフォトニックニューラルネットワークアクセラレータ,” 電子情報通信学会通信方式研究会, 2021年1月.

  • 2020

    Koji Inoue, “Towards Ultra-High-Speed Superconductor Computing ~Computer Architecture Perspective~,” 33rd International Symposium on Superconductivity (ISS), Dec. 2020.

    石田浩貴, “ドクターに行って海外留学し,トップカンファレンスを狙おう!,“ システム・アーキテクチャ研究発表会 (HotSPA2020), 2020年10月.

    川上哲志, “計算機科学屋からみるフォトニックニューラルネットワークアクセラレータ,” 電子情報通信学会フォトニックネットワーク研究会, 2020年8月.

    谷本輝夫, “コンピュータ・アーキテクチャ屋から見た量子コンピュータ,” 分野横断ワークショップ 量子コンピュータ研究開発の現在とこれから-量子ビットからソフトウェア・アプリケーションまで-, 2020年1月.

  • 2019

    Teruo Tanimoto, Shuhei Matsuo, Satoshi Kawakami, Yutaka Tabuchi, Masao Hirokawa, Koji Inoue, “How can we exploit noisy intermediate-scale quantum computers? ~A computer architecture perspective~,” Cryogenic Devices, Circuits, and Systems (QCCC), Nov. 2019.

    Satoshi Kawakami, “Performance Analysis for Approximate Optical Computing – Computer Architecture Perspective -,” The International Workshop of Optical Packet Switching (OPS) and Optical Code Division Multiple Access (OCDMA), IWOO’19, Oct. 2019.

    井上弘士, 川上哲志, 田中雅光, “ムーアの法則の限界が見えた今、デバイス研究はどこに向かうのか ――コンピュータアーキテクチャの視点から――,” 電子情報通信学会, Vol.102, No.10, pp.957-962, Oct. 2019(解説).

    Satoshi Kawakami, “Nanophotonic Neural Network Accelerator: Challenges and Opportunities,” Asia Pacific Society for Computing and Information Technology (APSCIT), July 2019.

    川上哲志, 塩見準, 新家昭彦, 井上 弘士, “第二回ポストムーアを考える座談会 〜「光」コンピューティングは「キラリ」と輝けるか?〜,” HotSPA2019パネルディスカッション, 2019年6月.

    Koji Inoue, Satoshi Kawakami, “Challenges in Ultra-High-Performance Low-Power Nanophotonic Computing – A Computer Architecture Perspective -,” OPTICS & PHOTONICS International Congress, Apr. 2019.

    Teruo Tanimoto, Takatsugu Ono, Koji Inoue, “Graph-based performance analysis on Out-of-Order processors,” The seventh Asian Workshop on Smart Sensor Systems, Mar. 2019.

    小野貴継, “コンピュータ・アーキテクチャのセキュリティ技術動向,” Small-workshop on Communications between Academia and Industry for Security, Jan. 2019.

  • 2018

    井上弘士, 川上哲志,”ナノフォトニック・ニューラルアクセラレーション ~コンピュータ・アーキテクチャの視点から~,” 応用物理学会秋季学術講演会, 19p-232-5, 2018年9月.

    Koji Inoue, Satoshi Kawakami, “Power-Performance Impact of Nanophotonic Vector-by-Matrix Multiplier,” JST Workshop: Novel frontiers of optics for computing, July 2018.

    Takatsugu Ono, “A Network Simulator for On/Off Links of Large-Scale Interconnection Networks,” NII Shonan Meeting Seminar 134 Advances in Heterogeneous Computing from Hardware to Software, Sep. 2018.

    Takatsugu Ono, Yuta Kakibuka, Nikhil Jain, Abhinav Bhatele, Shinobu Miwa, Koji Inoue, “Extending A Network Simulator for Power/Performance Prediction of Large Scale Interconnection Networks,” “Modeling and Simulation of HPC Architectures and Applications held in conjunction with SIAM Conference on Parallel Processing for Scientific Computing, Mar. 2018.

  • 2017

    Koki Ishida, Masamitsu Tanaka, Takatsugu Ono, Koji Inoue, “Logic Design of a Single-Flux-Quantum Gate-Level-Pipelined Microprocessor,” Superconducting SFQ VLSI Workshop, Invited talk, pp.6-12, Feb. 2017.

  • 2016

    Masamitsu Tanaka, Ryo Sato, Yuki Hatanaka, Yuki Ando, Takahiro Kawaguchi, Koki Ishida, Akira Fujimaki, Kazuyoshi Takagi, Naofumi Takagi, Takatsugu Ono, Koji Inoue, “Energy-Efficient, High-Performance Microprocessors Based on Single-Flux-Quantum Logic,” 29th International Symposium on Superconductivity, Invited talk, Dec. 2016.

    Koji Inoue, “Manycore Execution of Model Predictive Control,” The Fifth International Conference on Continuous Optimization, Invited talk, Aug. 2016.

    Koji Inoue, “Impact of Manufacturing Variability in Power Constrained Supercomputing,” International Forum on MPSoC for Software-defined Hardware, Invited talk, July 2016.

  • 2015

    Koji Inoue, “NsimPower: Interconnect Simulator for Power and Performance Prediction,” International Forum on MPSoC for Software-defined Hardware, Invited talk, July 2015.

著書/学会誌記事など

  • 2023

    廣川真男, “九州大学における量子コンピューティングシステム研究センタの新設と人材育成への取り組み,” 量子技術の実用化と研究開発業務への導入方法 (技術情報協会), 第12章第3節, 2023年1月.

  • 2022

    Koji Inoue, “Towards Emerging Device Computing,” ACM SIGARCH, Computer Architecture Today, Aug. 2022 (https://www.sigarch.org/towards-emerging-device-computing/).

  • 2021

    Koji Inoue, Jangwoo Kim, and Masamitsu Tanaka, “How did the road to new adventure in Superconductor Neural Network Accelerator happen?,” IEEE TCCA Blog, Nov. 2021 (http://www.blog.ieeetcca.org/how-did-the-road-to-new-adventure-in-superconductor-neural-network-accelerator-happen/).

  • 2020

    井上弘士,田中雅光,石田浩貴, “超伝導プロセッサ・アーキテクチャ,” 低温工学(特集:最先端分野で活躍する超伝導エレクトロニクス技術), 56巻2号, pp.87-93, 2021年3月.

受賞

  • 2020

    石田浩貴, “VDEC デザインアワード 優秀賞“ (2020)

    石田浩貴, “IEEE SSCS Japan Chapter VDEC Design Award“ (2020)

    福光孝介, “VDEC デザインアワード アイディアコンテスト部門 嘱望賞” (2020)

    眞下達, “情報処理学会 システム・アーキテクチャ研究会若手奨励賞, 2020-ARC-232” (2020)

  • 2019

    Teruo Tanimoto, “APSCIT Computer Science and Informatics Research Contribution Award” (2019)

    川上哲志, “電子情報通信学会 コンピュータシステム研究専門委員会 研究会優秀若手講演賞” (2019)

    Satoshi Kawakami, Asia Pacific Society, “Award for outstanding research achievement” (2019)

    松尾脩平, “情報処理学会 システム・アーキテクチャ研究会若手奨励賞, 2019-ARC-236” (2019)

  • 2018

    谷本 輝夫, “情報処理学会 2017年度研究会推薦博士論文” (2018)

    石田 浩貴, “LSIとシステムのワークショップ優秀ポスター賞(学生部門)” (2018)

    Mihiro Sonoyama, “2017 Excellent Student Award of The IEEE Fukuoka Section” (2018)

  • 2017

    Masamitsu Tanaka, Ryo Sato, Yuki Hatanaka, Yuichi Matsui, Hiroyuki Akaike, Akira Fujimaki, Koki Ishida, Takatsugu Ono, Koji Inoue, “Design Contest Award Honorable Mention, The 23rd International Symposium on Low Power Electronics and Design (ISLPED)” 2017.

    垣深 悠太, “情報処理学会 2017年度コンピュータサイエンス領域奨励賞” (2017)

    谷本 輝夫, “情報処理学会 2017年度コンピュータサイエンス領域奨励賞” (2017)

    谷本 輝夫, “電子情報通信学会 コンピュータシステム研究専門委員会 2016年度研究会優秀若手講演賞” (2017)

    園山 泉紘, “コンピュータシステム研究会優秀若手デモ/ポスター賞” (2017)

    園山 泉紘, “xSIG Outstanding B4 Student Award” (2017)

    藤井 達也, “xSIG Outstanding M2 Student Award” (2017)

  • 2016

    川上 哲志, “情報処理学会 システム・アーキテクチャ研究会若手奨励賞”(2016)

    谷本 輝夫, “情報処理学会 システム・アーキテクチャ研究会若手奨励賞”(2016)

口頭発表/ポスター発表など

  • 2023

    Takumi Inaba, Takatsugu Ono, Koji Inoue, and Satoshi Kawakami, “Evaluating floating-point multipliers with opto-electrical hybrid circuits,” ACM International Conference on Computing Frontiers, Poster, May 2023.

    川上哲志, “光極限性能を活かす計算機システムの探求,” 光の極限性能を生かすフォトニックコンピューティングの創成:第1回公開シンポジウム, 2023年3月.

    中村徹舟, 宮村信, 井上弘士, 川上哲志, 阪本利司, 多田宗弘, 谷本輝夫, “極低温不揮発FPGAを対象とした誤り耐性量子コンピュータ向け表面符号復号器のRTL設計,” 情報処理学会研究報告, Vol. 2023-ARC-252, No. 27, pp.1-10, 2023年3月.

    谷本輝夫, “X年後の情報端末 (default X = 20),” ETNETパネル討論, 2023年3月.

    井上弘士, “My-IoTプロジェクト総括,” My-IoTシンポジウム2023, 2023年3月.

    川上哲志, “フォトニックコンピューティングのための光・電気系タスク分解論,” 電子情報通信学会総合大会, 2023年3月.

    井上弘士, “半導体人材育成の方向性〜コンピュータアーキテクトの視点から〜,” 九州半導体人材育成ワークショップ2023〜次世代半導体人材の育成に向けて!〜, 2023年3月.

    井上弘士, “低消費エネルギーAI処理基盤技術と応用展開,” Green AI Challenge 2023 シンポジウム, 2023年2月.

  • 2022

    Aalaa Babai, Kuan Yi Ng, Teruo Tanimoto, Satoshi Kawakami, and Koji Inoue, “Non-Volatile FPGA-based Intermittent Computing and Its Performance Analysis,” 2022-ARC-250, No.10, pp.1-7, Oct. 2022.

    富田祐永, 上野洋典, 谷本輝夫, 田中雅光, 井上弘士, 中村宏, “通信量に着目した QAOA 向け極低温 NISQ コンピューティングのアーキテクチャ検討,” 2022-ARC-250, No.10, pp.1-7, 2022年10月.

    Yuan Wang, Hidetomo Shibamura, and Koji Inoue, “Implementation of Edge-Cloud Cooperative CNN Inference on an IoT Platform and Its Performance Analysis,” 2022-ARC-250, No.10, pp.1-7, Dec. 2022.

    Masamitsu Tanaka, Ikki Nagaoka, Satoshi Kawakami, Teruo Tanimoto, Takatsugu Ono, Koji Inoue, and Akira Fujimaki, “High-throughput single-flux-quantum circuits based on gate-level-pipelining toward artificial intelligence applications,” 15th Superconducting SFQ VLSI Workshop (SSV) / 4rd Workshop on Quantum and Classical Cryogenic Devices, Circuits, and Systems (QCCC), Sep. 2022.

    鴨志田圭吾, 石川伊織, 羽野祐太, 川上哲志, 谷本輝夫, 小野貴継, 田中雅光, 藤巻朗, 井上弘士, “単一磁束量子プロセッサ向けキャッシュメモリ構成法の検討と定量的評価,” 情報処理学会研究報告, Vol.2022-ARC-249 No.7, pp.1-10, 2022年7月.

    Kuan Yi Ng, Aalaa M.A. Babai, Satoshi Kawakami, Teruo Tanimoto, and Koji Inoue, “Layer-wise power/performance modelling for single-board CNN inference,” SIG Technical Reports, Vol.2022-ARC-248 No.13, pp.1-11, Mar. 2022.

  • 2021

    石川伊織, 長岡一起, 石田浩貴, 福光孝介, 岡慶太郎, 田中雅光, 川上哲志, 谷本輝夫, 小野貴継, 藤巻朗, 井上弘士, “単一磁束量子回路によるビット幅可変加減算器の設計と評価,” 情報処理学会研究報告, Vol.2021-ARC-246 No.7, pp.1-8, 2021年10月.

    長岡一起, 加島亮太, 田中雅光, 山下太郎, 川上哲志, 井上弘士, 藤巻朗, “単一磁束量子回路に基づくゲートレベルパイプライン浮動小数点演算器の設計,” 電子情報通信学会ソサイエティ大会講演論文集, C-8-18, 2021年9月.

    佐藤英人, 川上哲志, 岡慶太朗, 谷本輝夫, 小野貴継, 井上弘士, “単純再帰型ニューラルネットワーク向けナノフォトニックアクセラレータの設計,” 情報処理学会研究報告, Vol.2021-ARC-245 No.5, pp.1-8, 2021年7月.

    佐藤英人, 川上哲志, 岡慶太朗, 谷本輝夫, 小野貴継, 井上弘士, “単純再帰型ニューラルネットワーク向け光演算器の初期検討,” LSIとシステムのワークショップ, 2021年5月.

    上野麟, 谷本輝夫, 後藤孝行, 丸岡晃, 川上哲志, 小野貴継, 飯塚拓郎, 井上弘士, “Halideを用いたオイラー動画像誇張処理のCPU-FPGAハイブリッドシステムの設計と実装,” LSIとシステムのワークショップ, 2021年5月.

    福光孝介, 石田浩貴, 長岡一起, 加島亮太, 石川伊織, 岡慶太郎, 田中雅光, 川上哲志, 谷本輝夫, 小野貴継, 藤巻朗, 井上弘士, “単一磁束量子回路を用いたニューラルネットワーク・アクセラレータのプロトタイプ設計,” LSIとシステムのワークショップ, 2021年5月.

    石川伊織, 長岡一起, 石田浩貴, 福光孝介, 岡慶太郎, 田中雅光, 川上哲志, 谷本輝夫, 小野貴継, 藤巻朗, 井上弘士, “単一磁束量子回路を用いたビット幅可変加算器の設計,” LSIとシステムのワークショップ, 2021年5月.

    Daisuke Yamagata, Satoshi Kawakami, Teruo Tanimoto, Koji Inoue and Takatsugu Ono, “Reducing a position map size of Oblivious RAM for implementing on microprocessors”, In Proceedings of the Symposium on Cryptography and Information Security (SCIS), Jan. 2021.

    石田浩貴, Ilkwon, Byun, 長岡一起, 福光孝介, 田中雅光, 川上哲志, 谷本輝夫, 小野貴継, 藤巻朗, 井上弘士, “超伝導ニューラルネットワーク・アクセラレータのアーキテクチャ探索を目的とした電力性能モデリング,“ 情報処理学会研究報告, Vol.2021–ARC-244, No.15, pp.1–13, 2021年3月.

    上野 燐, 谷本 輝夫, 後藤 孝行, 丸岡 晃, 川上 哲志, 小野 貴継, 飯塚 拓郎, 井上 弘士,“オイラー動画像誇張処理を対象としたCPU-FPGAハイブリッドシステムの実装と評価”, 情報処理学会研究報告, 2021-ARC-244, No.5, pp.1-6, 2021年3月.

  • 2020

    Ikki Nagaoka, Koki Ishida, Masamitsu Tanaka, Kyosuke Sano, Taro Yamashita, Takatsugu Ono, Koji Inoue, and Akira Fujimaki, “Demonstration of a 52-GHz, energy-efficient, bit-parallel multiplier using low-voltage rapid single-flux-quantum logic,” 2020 Applied Superconductivity Conference (ASC), Nov. 2020.

    石田浩貴, “単一磁束量子回路を用いた4ビットゲートレベルパイプライン・プロセッサの設計,” VDEC デザイナーズフォーラム, 2020年9月.

    福光孝介, “単一磁束量子回路を用いたニューラルネットワーク・アクセラレータのプロトタイプ設計,” VDEC デザイナーズフォーラム, 2020年9月.

    Ikki Nagaoka, Masamitsu Tanaka, Kyosuke Sano, Taro Yamashita, Koji Inoue, Akira Fujimaki, “High-throughput gate-level-pipelined SFQ multipliers,” 13th Superconducting SFQ VLSI Workshop (SSV), Jan. 2020.

    Masamitsu Tanaka, Ikki Nagaoka, Koki Ishida, Kyosuke Sano, Taro Yamashita, Takatsugu Ono, Koji Inoue, Akira Fujimaki, “Development of Gate-Level-Pipelined SFQ Circuits toward Ultra-High-Speed Cryogenic Computing,” 13th Superconducting SFQ VLSI Workshop (SSV), Jan. 2020.

    Masamitsu Tanaka, Ikki Nagaoka, Kyosuke Sano, Taro Yamashita, Koki Ishida, Takatsugu Ono, Koji Inoue, Akira Fujimaki, “Development of 50-GHz, High-Throughput Rapid Single-Flux-Quantum Circuits toward Ultra-Fast, Energy-Efficient Computing,” 10th ACASC/2nd Asian-ICMC/CSSJ Joint Conference, Jan. 2020.

    松尾脩平, 谷本輝夫, 川上哲志, 田渕豊, 廣川真男, 井上弘士, “NISQにおける解の信用区間推定法の検討,” 分野横断ワークショップ 量子コンピュータ研究開発の現在とこれから, 2020年1月.

    松尾脩平, 谷本輝夫, 川上哲志, 田渕豊, 廣川真男, 井上弘士, “量子計算回数決定法のQAOA適用に向けた検討,“ 第一回量子ソフトウェア研究会, 研究報告量子ソフトウェア, Vol.2020–QS–1, No.11, pp.1–7, 2020年10月.

    福光孝介, 石田浩貴, 長岡一起, 田中雅光, 川上哲志, 谷本輝夫, 小野貴継, 藤巻朗, 井上弘士, “アーキテクチャ探索を目的とした単一磁束量子回路の電力効率モデリング,” 情報処理学会研究報告, Vol.2020-ARC-242, No.5, pp.1-7, 2020年10月.

    上野 麟, 谷本 輝夫, 後藤 孝行, 丸岡 晃, 川上 哲志, 小野 貴継, 飯塚 拓郎, 井上 弘士,“オイラー動画像誇張処理を対象とした Halide を用いた FPGA 加速実行の設計と実装評価”, 情報処理学会研究報告, 2020-ARC-241, No.4, pp.1-8, 2020年7月.

    松本侑紀, 彈 雄一郎, 高橋順子, 小野貴継, “TLBを対象としたサイドチャネル攻撃におけるタイミング情報取得手法の検討,” 電子情報通信学会技術研究報告, Vol.120, No.1, HWS2020-6, pp.29-34, 2020年4月.

    長岡一起, 田中雅光, 佐野京佑, 山下太郎, 井上弘士, 藤巻朗, “低電圧駆動単一磁束量子回路を用いたゲートレベルパイプライン乗算器の高周波動作,” 2020年電子情報通信学会総合大会, 2020年3月.

    眞下達, 塩谷亮太, 井上弘士, “動的スクリプト言語の高効率実行を目的としたプロセッサアーキテクチャの拡張,” 情報処理学会研究報告, Vol.2019-ARC-240, No.32, pp.1-11, 2020年2月.

    竹内一登, 谷本輝夫, 川上哲志, 井上弘士, “コーナー検出プログラムのニューラルネットワーク化による高速化と出力精度に関する検討,” 情報処理学会研究報告, Vol.2020-ARC-239, No.16, pp.1-7, 2020年1月.

    松尾脩平, 谷本輝夫, 川上哲志, 田渕豊, 廣川真男, 井上弘士, “NISQにおける解の信用区間推定法の検討,” 分野横断ワークショップ 量子コンピュータ研究開発の現在とこれから-量子ビットからソフトウェア・アプリケーションまで-, 2020年1月.

  • 2019

    Koki Ishida, Masamitsu Tanaka, Ikki Nagaoka, Takatsugu Ono, Satoshi Kawakami, Teruo Tanimoto, Akira Fujimaki, Koji Inoue, “Prototype Design of 32 GHz Microprocessor based on Superconducting Single-Flux-Quantum Logic,” The International Conference for High Performance Computing (SC), Nov. 2019.

    松尾脩平, 谷本輝夫, 川上哲志, 田渕豊, 廣川真男, 井上弘士, “量子ビットの初期化及び観測エラーを考慮した性能評価環境の構築,” LSIとシステムのワークショップ, 2019年5月.

    Koki Ishida, Masamitsu Tanaka, Takatsugu Ono, Koji Inoue, “Prototype Design of 31 GHz Single-Flux-Quantum Gate-Level-Pipelined Microprocessor,” 12th Superconducting SFQ VLSI Workshop (SSV), Jan. 2019.

    原凌司, 谷本輝夫, 井上優良, 大澤隆志, 丸岡晃, 飯塚拓郎, 追川修一, 井上弘士, “高位合成用DSLコンパイラを用いたSLAMアプリケーションのハードウェアアクセラレーション,” デザインガイア, 情報処理学会研究報告, Vol.2019-ARC-238, No.8, pp.1-10, 2019年11月.

    長岡一起, 田中雅光, 佐野京佑, 山下太郎, 井上弘士, 藤巻朗, “単一磁束量子回路に基づく低電圧駆動ゲートレベルパイプライン算術論理演算器の設計と評価,” 電子情報通信学会2019年ソサイエティ大会, 2019年9月.

    川上哲志, 谷本輝夫, 北翔太, 新家昭彦, 小野貴継, 納富雅也, 井上弘士, “光アプロキシメートコンピューティングの実現に向けた電力性能解析,” SWoPP, 情報処理学会研究報告, 2019-ARC-237, No.28, pp.1-8, 2019年7月.

    田中雅光, 長岡一起, 石田浩貴, 佐野京佑, 山下太郎, 小野貴継, 井上弘士, 藤巻朗, “単一磁束量子回路に基づくゲートレベル・パイプライン算術論理演算器の高エネルギー効率化と0.3mW, 30GHz動作実証,” 情報処理学会研究報告, 2019-ARC-237, No.3, pp.1-8, 2019年7月.

    岡 慶太郎, 川上哲志, 谷本 輝夫, 小野 貴継, 井上 弘士, “データ圧縮に基づくGPU向け高性能キャッシュアーキテクチャの提案,” HotSPA, 情報処理学会研究報告, 2019-ARC-236, No.3, pp.1-9, 2019年6月.

    松尾 脩平, 谷本 輝夫, 川上哲志, 田渕 豊, 廣川 真男, 井上 弘士, “NISQ における fidelity が処理時間へ与える影響の解析 ~古典-量子ハイブリッドアーキテクチャの実現に向けて~,” 情報処理学会研究報告, 2019-ARC-236, No.13, pp.1-10, 2019年6月.

    安田航基, 野村拓未, 菅野嵩史, 張鵬, 湯野剛史, 東川甲平, 小野貴継, 廣田正樹, 庄山正仁, 川邊武俊, “交差点における渋滞長の時間発展の信号現示同期型離散時間モデルの作成:車両と歩行者 の交通量調査に基づく手法,” 電気学会 制御研究会, pp.17-20, 2019年6月.

    松尾脩平, 谷本輝夫, 川上哲志, 田渕豊, 廣川真男, 井上弘士, “量子ビットの初期化及び観測エラーを考慮した性能評価環境の構築,” LSIとシステムのワークショップ, 2019年5月.

    長岡一起, 田中雅光, 佐野京佑, 山下太郎, 井上 弘士, 藤巻 朗, “ビット並列演算ゲートレベルパイプラインを用いた単一磁束量子乗算器における高周波動作の評価,” 電子情報通信学会2019年総合大会, 2019年3月.

    長岡一起, 畑中湧貴, 松井裕一, 石田浩貴, 田中雅光, 佐野京佑, 山下太郎, 小野貴継, 井上 弘士, 藤巻 朗, “単一磁束量子ゲートレベルパイプラインマイクロプロセッサに向けた 30GHz データパスの開発,” 電子情報通信学会技術研究報告, Vol.118, No.415, SCE2018-30, pp.29-34, Jan. 2019.

  • 2018

    Koki Ishida, Masamitsu Tanaka, Takatsugu Ono, Koji Inoue, “Prototype Design of 30 GHz Superconducting Single-Flux-Quantum Microprocessor Towards Cryogenic General Purpose Computing,” The 52nd International Symposium on Microarchitecture, Student Research Competition, Oct. 2018.

    Tatsuya Hoshino, Koji Inoue, “Time-Domain Neural Network with Superconducting Single-Flux-Quantum Devices,” The 52nd International Symposium on Microarchitecture, Student Research Competition, Oct. 2018.

    Ghadeer Almusaddar, Teruo Tanimoto, Takatsugu Ono, Smruti Sarangi, Koji Inoue, “Whitelisting Approach Using Hardware Performance Counters in IoT Microprocessors,” 4th Career Workshop for Women and Minorities in Computer Architecture, Oct. 2018.

    小野 貴継, “IoT時代のハードウェアセキュリティ技術,” 九州大学高等研究院・九州先端科学技術研究所 研究交流会, 2018年1月.

    Takatsugu Ono, “Secure Computing Platform for IoT Devices,” The 6th International Cybersecurity Workshop, Jan. 2018.

    原凌司, 井上優良, 谷本輝夫, 大澤隆志, 丸岡晃, 飯塚拓郎, 井上弘士, “高位合成用DSLコンパイラを用いたコーナー検出処理のハードウェア実装,” デザインガイア, 情報処理学会研究報告, Vol.2018-ARC-233, No.11, pp.1-8, 2018年11月.

    井上優良, 小野貴継, 井上弘士, “低消費エネルギー物体追跡システムにおける動的フレームレート制御法の改良,” 情報処理学会研究報告, Vol.2018-ARC-233, No.7, pp.1-6, 2018年11月.

    Takatsugu Ono, “Hardware-based malware detection for IoT microprocessors,” The 6th International Workshop on Cyber Security-Workshop on IoT Security : Secure Smart Homes, Sep. 2018.

    田中雅光, 石田浩貴, 長岡一起, 村瀬健, 佐野京祐, 小野貴継, 井上弘士, 藤巻朗, “単一磁束量子回路に基づくゲートレベル・パイプライン算術論理演算器の設計とエネルギー効率評価,” 2018-ARC-232, No.22, pp.1-8, 2018年7月.

    谷本輝夫, 小野貴継, 井上弘士, “アウトオブオーダプロセッサのクリティカルパス解析に基づくボトルネック命令チェーン抽出手法の提案,” 情報処理学会研究報告, 2018-ARC-232, No.4, pp.1-10, 2018年7月.

    石田浩貴, 田中雅光, 小野貴継, 井上弘士, “単一磁束量子回路を用いた4ビットゲートレベルパイプライン・プロセッサの設計と評価,” 情報処理学会研究報告, 2018-ARC-231, No.4, pp.1-10, 2018年6月.

    川上哲志, 小野貴継, 井上弘士, 納富 雅也, “ナノフォトニック・ニューラルアクセラレータ向け性能評価環境の構築, 回路とシステムのワークショップ, pp.42-47, 2018年5月.

    石田浩貴, 田中雅光, 小野貴継, 井上弘士, “単一磁束量子回路を用いたゲートレベルパイプライン・プロセッサの設計と評価,” LSIとシステムのワークショップ, 2018年5月.

    Ghadeer Almusaddar, Takatsugu Ono, Smruti Sarangi, Koji Inoue, “Whitelisting Approach Using Hardware Performance Counters in IoT Microprocessors,” IEICE Tech. Rep., Vol. 118, No. 3, HWS2018-6, pp. 29-34, Apr. 2018.

    畑中湧貴, 長岡一起, 松井裕一, 石田浩貴, 佐野京佑, 田中雅光, 小野貴継, 井上弘士, 藤巻朗, “単一磁束量子回路によるビット並列演算マイクロプロセッサに向けたデータパスの高速動作,” 電子情報通信学会総合大会, 2018年3月.

  • 2017

    Takatsugu Ono, “Protecting an IoT Device from Malware – A Processor Architecture Perspective,” Workshop on Architectural Implications of Security in IoT Processors, Nov. 2017.

    Yuta Kakibuka, Yuichiro Yasui, Takatsugu Ono, Katsuki Fujisawa, Koji Inoue, “Performance evaluation of Graph500 considering CPU-DRAMpower shifting,” Poster session The International Conference for High Performance Computing, Networking, Storage, and Analysis, Nov. 2017.

    Takatsugu Ono, “Developing an Interconnection Network Simulator for Energy Efficient Large Scale Networks,” Workshop on Recent Topics in High Performance Computing, Sep. 2017.

    園山泉紘, 藤井達也, 小野貴継, 牟田修, 井上弘士, “雑音環境における受信信号強度デバイス認証法の評価,” LSIとシステムのワークショップ, 2017年5月.

    小野貴継, 垣深悠太, 三輪忍, 井上弘士, “電力性能推定を目的としたインターコネクト・シミュレータTraceRPの開発,” 情報処理学会研究報告, Vol.2017-HPC-161 No.15, pp.1-7, 2017年9月.

    川上哲志, 浅井里奈, 小野貴継, 本田宏明, 井上弘士, 北翔太, 納富 雅也, “ナノフォトニックコンピューティングの性能限界,” 情報処理学会研究報告, Vol.2017-ARC-227 No.18, pp.1-9, 2017年7月.

    畑中湧貴, 松井裕一, 田中雅光, 佐野京佑, 藤巻朗, 石田浩貴, 小野貴継, 井上弘士, “単一磁束量子回路による並列演算マイクロプロセッサに向けたデータパスの設計と評価,” 電子情報通信学会 ソサイエティ大会, 2017年9月.

    松井裕一, 畑中湧貴, 田中雅光, 佐野京佑, 藤巻朗, 石田浩貴, 小野貴継, 井上弘士,”単一磁束量子回路による並列演算マイクロプロセッサに向けたレジスタファイル,” 電子情報通信学会 ソサイエティ大会, 2017年9月.

    畑中湧貴, 松井裕一, 田中雅光, 藤巻朗, 石田浩貴, 小野貴継, 井上弘士,”単一磁束量子ゲートレベルパイプラインマイクロプロセッサに向けた要素回路設計,” 信学技報, Vol. IEICE-117, No.171 SCE2017-17, pp.37-42, 2017年8月.

    小野貴継, 宮村紅葉, 井上弘士, “IoTシステムにおけるマルウェア対策 ~ プロセッサ・アーキテクチャの観点から ~,” ハードウェアセキュリティ研究会, 2017年6月.

    藤井達也, 園山泉紘, 小野貴継, 金谷 晴一, 井上弘士, “電波伝搬特性を用いた組込みシステム向けデバイス認証法の提案,” The 1st. cross-disciplinary Workshop on Computing Systems, Infrastructures, and Programming, 2017年4月.

    園山泉紘, 藤井達也, 小野貴継, 牟田修, 井上弘士, “アンテナ指向性が受信信号強度デバイス認証法に与える影響,” The 1st. cross-disciplinary Workshop on Computing Systems, Infrastructures, and Programming, 2017年4月.

  • 2016

    Yusuke Inoue, Takatsugu Ono, Koji Inoue, “Adaptive Frame-Rate Optimization for Low Energy Object Tracking,” Work-in-Progress session at the 2016 Design Automation Conference (DAC), June 2016.

    石田浩貴, 田中雅光, 小野貴継, 井上弘士, “単一磁束量子回路を用いたマイクロプロセッサの論理設計と評価,” LSIとシステムのワークショップ, 2016年5月.

    Keitaro Oka, Yuichi Inadomi, Takatsugu Ono, and Koji Inoue, “Comprehensive Comparison of Power-Performance Efficiency on Accelerators,” Poster session at the 2nd Annual Meeting on Advanced Computing System and Infrastructure (ACSI), Jan. 2016.

    石田浩貴, 田中雅光, 小野貴継, 井上弘士, “単一磁束量子回路を用いたシフトレジスタ型キャッシュメモリ・アーキテクチャの提案,” 信学技報, Vol.116, No.334, ICD2016-45, pp.39-44, 2016年11月.

    磯部聖, 川上哲志, 小野貴継, 本田宏明, 井上弘士, 納富雅也, “可飽和吸収体の利用を前提としたナノフォトニック・ニューラルアクセラレータ向け活性化関数の評価,” デザインガイア, 情報処理学会研究報告, Vol.2016-ARC-223 No.3, pp.1-7, 2016年11月.

    川上哲志, 磯部聖, 浅井里奈, 小野貴継, 本田宏明, 井上弘士, 納富雅也, “ナノフォトニック・ニューラルアクセラレーション構想,” 情報処理学会研究報告, Vol.2016-ARC-223 No.2, pp1.-10, 2016年11月.

    谷本輝夫, 佐々木広, 小野貴継, 井上弘士, “アウトオブオーダ命令実行の依存グラフ表現におけるクリティカルパスの解析,” 第1回アーキテクチャ系トップカンファレンスを目指す人のための研究会, 2016年10月.

    稲富 雄一, 垣深 悠太, 小野 貴継, 井上 弘士, “電力制約型スーパーコンピュータにおける性能モデリング,” 情報処理学会研究報告, Vol.2016-HPC-155 No.17, pp.1-9, 2016年8月.

    坂本 龍一, カオ タン, 和 遠, 近藤 正章, 深沢 圭一郎, 上田 将嗣, 稲富 雄一, 井上 弘士, “電力制約を考慮した資源管理ツールによるHPCシステムの電力性能解析,” 情報処理学会研究報告, Vol.2016-HPC-155 No.17, pp.1-8, 2016年8月.

    今村 智史, 安井 雄一郎, 稲富 雄一, 藤澤 克樹, 井上 弘士, 小野 貴継, “コードレベル性能最適化が電力効率に与える影響の分析,” 情報処理学会研究報告, Vol.2016-HPC-155 No.21, pp1-8, 2016年8月.

    谷本 輝夫, 佐々木 広, 小野 貴継, 井上 弘士, “アウトオブオーダ命令実行の依存グラフ表現に関する考察,” 情報処理学会研究報告, Vol.2016-ARC-221 No.11, pp.1-8, 2016年8月.

    藤井 達也, 小野 貴継, 金谷 晴一, 井上 弘士, “受信信号強度を用いたデバイス認証方式における攻撃可能条件の定式化,” 信学技報, DC2016-19 (2016-08), 2016年8月.

    垣深 悠太, 安井 雄一郎, 小野 貴継, 稲富 雄一, 藤澤 克樹, 井上 弘士, “CPUとDRAMへの電力バジェット配分を考慮したGraph500の性能評価,” 情報処理学会研究会報告, Vol. 2016-HPC-155 No.16, pp.1-6, 2016年8月.

    藤井 卓, 小野 貴継, 井上 弘士, 大塚 敏之, “モデル予測制御を対象としたメニーコアプロセッサ向け投機実行法の制御性能評価,” 情報処理学会研究報告, Vol.2016-ARC-218 No.9, pp.1-6, 2016年1月.

  • 2015

    渡邊 寿雄, 稲富 雄一, 梅田 宏明, 本田 宏明, 長嶋 雲兵, “ガウス型基底関数のs型関数による再展開,” 日本コンピュータ化学会2015秋季年会, ポスター発表2P10, 2015年.

    本田 宏明, 稲富 雄一, 森江 善之, 南里 豪志, 高見 利也, “ACP通信ライブラリを用いたOpenFMOプログラムの実装,” 日本コンピュータ化学会2015秋季年会, ポスター発表2P12, 2015年.

    稲富 雄一, 井上 弘士, “ミニアプリModylas-mini, NTChem-miniに対する電力制約下での性能最適化,” 第9回分子科学討論会, ポスター発表2P11, 2015年.

    今村 憲亮, 本田 宏明, 稲富 雄一, 南里 豪志, “SIMD演算向け原始基底RHF計算,” 第9回分子科学討論会, ポスター発表4P87, 2015年.

    Keitaro Oka, Wenhao Jia, Margaret Martonosi, and Koji Inoue, “Characterization and Cross-Platform Analysis of High-Throughput Accelerators,” In Proceedings of the 2015 IEEE International Symposium on Performance Analysis of Systems and Software (ISPASS) as a poster abstract, Mar. 2015.

    井上 優良, 小野 貴継, 井上 弘士, “物体追跡システムの低消費エネルギー化を目的とした動的フレームレート制御法,” 信学技報, Vol.115, No.341, ICD2015-58, pp.33-38, 2015年12月.

    石田 浩貴, 津秦 伴紀, 田中 雅光, 小野 貴継, 井上 弘士, “単一磁束量子回路を用いたマイクロプロセッサの論理設計,” 信学技報, Vol. 115, No.342, CPSY2015-73, pp.69-74, 2015年12月.

    田中 義浩, 小野 貴継, 井上 弘士, “機械学習を用いたプロセッサ性能モデリングの精度解析,” 信学技報, Vol. 115, No.342, CPSY2015-774, pp.75-80, 2015年12月.

    稲富 雄一, 井上 弘士, 和田 康孝, 深沢 圭一郎, 近藤 正章, 三吉 郁夫, 上田 将嗣, Barry Rountree, Martin Schulz, Tapasya Patki, David Lowenthal, 青柳 睦, “電力制約スーパーコンピューティングにおける製造ばらつき問題とその対策 ~大規模計算機システムを対象とした電力バジェット配分法の提案~,” 情報処理学会研究報告, Vol.2015-HPC-150 No.27, pp.1-8, 2015年8月.

    坂本 龍一, カオタン, 和 遠, 近藤 正章, 深沢 圭一郎, 上田 将嗣, 稲富 雄一, 井上弘士,”電力制約を考慮した資源管理を行うリソースマネージャの実装と評価,” 情報処理学会研究報告, 2015-HPC-151 No.1, pp.1-8, 2015年9月.

    岡 慶太郎, Wenhao Jia, 小野 貴継, Margaret Martonosi, 井上 弘士, “メニーコア・アクセラレータの比較を目的としたクロスプラットフォーム解析法の提案,” 情報処理学会研究報告, Vol.2015-ARC-215 No.4, pp.1-6, 2015年5月.